Ȩ > ÀڷḶ´ç > ÀÚ·á°Ë»ö > Ç¥ÁØ
ÀÚ·á °Ë»ö°á°ú
Ç¥ÁØÁ¾·ù | Á¤º¸Åë½Å±â¼úº¸°í¼(TTAR) | ||||||||||||||||
---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
Ç¥ÁعøÈ£ | TTAR-10.0113 | ±¸ Ç¥ÁعøÈ£ | |||||||||||||||
Á¦°³Á¤ÀÏ | 2019-11-07 | ÃÑ ÆäÀÌÁö | 0 | ||||||||||||||
ÇÑ±Û Ç¥Áظí | ´ÙÁß Ä¨ ±¸¼ºÀÌ °¡´ÉÇÑ ÀΰøÁö´É ÇÁ·Î¼¼¼ ±¸Á¶(±â¼úº¸°í¼) | ||||||||||||||||
¿µ¹® Ç¥Áظí | Multi-chip architecture for artificial intelligence processor(Technical Report) | ||||||||||||||||
ÇÑ±Û ³»¿ë¿ä¾à | ÀÌ ±â¼úº¸°í¼´Â °í¼º´É ÀΰøÁö´É ½Ã½ºÅÛ ±¸¼ºÀ» À§ÇØ ¿©·¯ ÀΰøÁö´É ÇÁ·Î¼¼¼ ¹ÝµµÃ¼¸¦ ÀÌ¿ëÇÑ ÀΰøÁö´É ¾Ë°í¸®Áò °¡¼ÓÀ» À§ÇÑ ±¸Á¶¸¦ Á¦½ÃÇÏ°í ÀΰøÁö´É ¾Ë°í¸®ÁòÀ» ¼öÇàÇÏ´Â ¿¹¸¦ Á¦°øÇÑ´Ù. ´ÙÁß ÀΰøÁö´É ÇÁ·Î¼¼¼ ¹ÝµµÃ¼¸¦ ÀÌ¿ëÇØ ÀΰøÁö´É ¾Ë°í¸®ÁòÀ» °¡¼ÓÇÏ´Â ±¸Á¶¸¦ ¼³¸íÇÏ°í, ÀÌ·¯ÇÑ ±¸Á¶¿¡¼ ÀΰøÁö´É ¾Ë°í¸®ÁòÀ» ¼öÇàÇϱâ À§ÇÑ ¹æ¾È ¹× ¿¹¸¦ ¼³¸íÇÑ´Ù. | ||||||||||||||||
¿µ¹® ³»¿ë¿ä¾à | The technical report includes the architecture for accelerating neural network algorithm using multi-chip of artificial intellectual accelerator for artificial Intellectual systems and the example for accelerating neural network algorithm. | ||||||||||||||||
°ü·Ã IPR È®¾à¼ | Á¢¼öµÈ IPR È®¾à¼ ¾øÀ½ | ||||||||||||||||
°ü·ÃÆÄÀÏ | TTAR-10.0113.pdf | ||||||||||||||||
Ç¥ÁØÀÌ·Â |
|