| 표준종류 |
정보통신기술보고서(TTAR) |
| 표준번호 |
TTAR-10.0113
|
구 표준번호 |
|
| 제개정일 |
2019-11-07 |
총 페이지 |
0 |
| 한글 표준명 |
다중 칩 구성이 가능한 인공지능 프로세서 구조(기술보고서) |
| 영문 표준명 |
Multi-chip architecture for artificial intelligence processor(Technical Report) |
| 한글 내용요약 |
이 기술보고서는 고성능 인공지능 시스템 구성을 위해 여러 인공지능 프로세서 반도체를 이용한 인공지능 알고리즘 가속을 위한 구조를 제시하고 인공지능 알고리즘을 수행하는 예를 제공한다. 다중 인공지능 프로세서 반도체를 이용해 인공지능 알고리즘을 가속하는 구조를 설명하고, 이러한 구조에서 인공지능 알고리즘을 수행하기 위한 방안 및 예를 설명한다. |
| 영문 내용요약 |
The technical report includes the architecture for accelerating neural network algorithm using multi-chip of artificial intellectual accelerator for artificial Intellectual systems and the example for accelerating neural network algorithm.
|
| 관련 IPR 확약서 |
접수된 IPR 확약서 없음
|
| 관련파일 |
 TTAR-10.0113.pdf
|
|
| 표준이력 |
| 표준명 |
표준번호 |
제개정일 |
구분 |
유효
여부 |
IPR
확약서 |
파일 |
| 다중 칩 구성이 가능한 인공지능 프로세서 구조(기술보고서) |
TTAR-10.0113
|
2019-11-07 |
제정
|
유효
|
없음
|
|
|
