Ȩ > ÀڷḶ´ç > ÀÚ·á°Ë»ö > Ç¥ÁØ
ÀÚ·á °Ë»ö°á°ú
Ç¥ÁØÁ¾·ù | Á¤º¸Åë½Å´ÜüǥÁØ(TTAS) | ||||||||||||||||||||||||||||||
---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
Ç¥ÁعøÈ£ | TTAK.KO-09.0047/R2 | ±¸ Ç¥ÁعøÈ£ | |||||||||||||||||||||||||||||
Á¦°³Á¤ÀÏ | 2012-10-09 | ÃÑ ÆäÀÌÁö | 32 | ||||||||||||||||||||||||||||
ÇÑ±Û Ç¥Áظí | Çϵå¿þ¾î±â¼ú¾ð¾î ÄÚµù Áöħ | ||||||||||||||||||||||||||||||
¿µ¹® Ç¥Áظí | Hardware Description Language Coding Guidelines | ||||||||||||||||||||||||||||||
ÇÑ±Û ³»¿ë¿ä¾à | º» Ç¥ÁØÀº Verilog HDL°ú VHDLÀÇ µÎ HDL ¾ð¾î¿¡¼ ÅëÀÏµÈ ÄÚµù ¹æ¹ýÀ» À§ÇÑ ÄÚµù ÁöħÀ¸·Î ±¸¼ºµÇ¾î ÀÖÀ¸¸ç, °¢ HDL ¾ð¾î¿¡¼ Á¦½ÃÇÏ´Â ÄÚµù ÁöħÀº ÆÄÀÏÇì´õ, °¡µ¶¼º ÄÚµù, ÀÌÀü¿ëÀ̼ºÀ» À§ÇÑ ÄÚµù, Ŭ·Ï°ú ¸®¼ÂÀ» À§ÇÑ Áöħ, ¹ö½º Áöħ, ÇÕ¼º ÄÚµùÀÇ 6°³ ÀåÀ¸·Î ±¸¼ºµÇ¾î ÀÖ´Ù. | ||||||||||||||||||||||||||||||
¿µ¹® ³»¿ë¿ä¾à | This standard consists of coding guidelines of Verilog HDL and VHDL for unified and well-organized coding methods. Verilog HDL and VHDL guidelines consist of 6 chapters of File Header, Coding for Readability, Coding for Portability, Guidelines for Clocks and Resets, Guidelines for Buses, and Coding for Synthesis. | ||||||||||||||||||||||||||||||
°ü·Ã IPR È®¾à¼ | Á¢¼öµÈ IPR È®¾à¼ ¾øÀ½ | ||||||||||||||||||||||||||||||
°ü·ÃÆÄÀÏ | TTAK_KO-09_0047R2.pdf | ||||||||||||||||||||||||||||||
Ç¥ÁØÀÌ·Â |
|
||||||||||||||||||||||||||||||
Ç¥ÁØÀ¯Áöº¸¼öÀÌ·Â |
|