

지능형 반도체 신뢰성 기술 동향

이성수 지능형반도체 프로젝트그룹(PG 417) 부의장, 송실대학교 전자정보공학부 교수

1. 머리말

거의 모든 산업의 핵심 부품으로 자리잡은 반도체는 그 특성상 열, 진동, 충격 등의 스트레스에 상당히 취약한 편이다. 이러한 문제 때문에 반도체의 신뢰성을 검증하기 위한 다양한 표준이 개발되고 있다. 반도체의 신뢰성을 검증하려면 반도체를 실제로 기기에 장착하여 사용 내내 정상적으로 동작하는지 살펴보면 된다. 그러나 대부분의 반도체는 사용 연한이 10~15년에 달하여 이렇게 긴 테스트는 불가능하므로 실제 사용 조건보다 강한 열, 진동, 충격 등의 스트레스를 비교적 짧은 시간동안 가한 다음에 정상적으로 동작하는지 확인하는 가속 테스트(Acceleration test)를 수행한다. 본고에서는 반도체의 신뢰성에 관련된 스트레스, 가속 테스트 및 주요 신뢰성 인증 규격에 대해 살펴본다.

2. 가속 테스트

2.1 신뢰성 저하 원인

반도체에 열, 진동, 충격 등의 스트레스가 가해지거나 제조 공정상 문제가 있으면 이를 계기로 고장이 발


생한다. 대표적인 신뢰성 저하 원인은 다음과 같다.

2.1.1 온도 변화

반도체 패키지를 인쇄 기판(Printed circuit board)에 장착할 때 납땜 범프(Solder bump)를 사용하는데 반복적인 온도 변화에 따라 [그림 1]과 같이 피로 현상(Fatigue)이 발생한다[1]. 이는 온도에 따라 팽창하고 수축할 때 기판에 의해 지지되지 못하는 z축 방향의 팽창과 수축이 기판에 의해 지지되는 x축 및 y축 방향에 비해 훨씬 크기 때문이다.


반도체 패키지와 인쇄 기판이 납땜을 통해 접합되는 부위에서는 서로 다른 금속이 [그림 2]와 같이 합금화(Intermetallic compound)를 일으키기도 하는데[1], 온도 변화는 이 현상을 촉진시킨다. 금속 간 경계면에서는 금속 원자가 확산(Diffusion)에 의해 섞이며 기계적 내구성과 전기적 특성을 악화시키므로 반도체의 신뢰성을 떨어뜨린다.

온도 변화는 반도체의 동작 속도를 떨어뜨리거나 오동작을 일으키기도 한다. 반도체 내부의 전류는 온도가 올라가면 감소하므로 하나의 회로가 다음 회로를 구동하는 데 걸리는 시간이 증가하고, 결국 동작 속도가 감소한다. 또한, 회로에 걸리는 전압이나 전류가 달



※ 출처: 참고문헌 [1]로부터 수정

[그림 1] 납땜 뱀프에서 발생한 피로 현상



※ 출처: 참고문헌 [1]로부터 수정

[그림 2] 구리-알루미늄 경계면에서 발생한 합금화 현상

라져서 부정확한 출력을 얻을 가능성도 있으며 오동작을 일으키기도 한다. 외부 온도뿐 아니라 반도체 내부의 발열도 문제를 일으키는데, 동작 초기에는 정상이다가 자체 발열로 인해 일정 시간 이후에 오동작을 유발하기 때문에 원인을 찾기 어려운 경우가 많다.

2.1.2 충격 및 진동


충격, 진동 등의 기계적 요인도 온도 변화와 마찬가지로 피로 현상이나 합금화 현상을 촉진한다. 또한 반도체 내부의 박막에 들뜸, 균열 등이 발생하거나 반도체 다이와 패키지를 연결하는 본딩선(Bonding wire)이 끊어지거나 패드(Pad)의 접합이 떨어질 수도 있다.

습도 및 오염 등의 화학적 요인은 대부분 부식(Corrosion), 합선(Shorting) 등을 일으키는데, 본딩선이 연결되는 패드는 산화막으로 덮어서 보호할 수


없기 때문에 [그림 3]과 같이 부식에 취약하다. 납땜 뱀프는 공기 중의 오염 물질에 의해 부식되는 경우가 많으며 금속 입자가 많이 함유된 먼지가 인쇄 기판에 달라붙어 합선을 일으키는 경우도 있다.

2.1.3 전자 이주 및 열전자

반도체 회로에서는 전류가 한쪽 방향으로 주로 흐르는 금속 배선이 많은데, 이 경우 전자가 한 방향으로 움직이면서 금속 원자핵에 지속적인 힘을 가해서 마침내 금속 원자핵이 한쪽으로 쏠려 배선이 끊어지는 경우가 발생하며, 이를 전자 이주(Electromigration)라 한다. 또한 전자가 강한 전압으로 가속되면 절연체인 산화막을 뚫고 지나가서 원하지 않는 전류를 만드는데 이를 열전자(Hot electron)라 한다. 이러한 현상이 발생하면 반도체의 오동작은 물론 내




(a) 웨이퍼 절단만을 수행한 경우




(b) 수막을 형성하면서 웨이퍼 절단을 수행한 경우

[그림 3] 구리-알루미늄 경계면에서 발생한 부식 현상[2]



※ 출처: 참고문헌 [3]으로부터 수정

[그림 4] 가속 테스트와 스트레스



※ 출처: 참고문헌 [3]으로부터 수정

[그림 5] 고장률과 욕조 곡선

부에 물리적 손상을 일으킬 수 있다.

2.1.4 제조 공정

주의할 점은 이러한 문제점이 반드시 스트레스로 일어나는 것만은 아니며, 웨이퍼 절단(Sawing) 등 제조 공정으로 인한 문제일 수도 있다는 것이다. [그림 3]은 웨이퍼 절단 단계에서 패드에 발생한 부식을 보여주고 있는데, 일반적인 웨이퍼 절단만을 수행할 때에는 [그림 3] (a)와 같이 심각한 부식이 보이지만 웨이퍼 전체에 노출로 수막을 형성하여 일종의 물 담요로 감싸는 경우에는 [그림 3] (b)와 같이 부식이 감소하는 것을 볼 수 있다[2].

2.2 가속 테스트

실제 반도체에서의 신뢰성 저하는 하나가 아닌 여러 개의 요인이 복합적으로 작용하는 경우가 대부분이다. 이에 따라 반도체의 신뢰성 강화는 특정한 기술을 적용하기보다 제조된 반도체에 실제 스트레스를 가해서 고장이 생기는지 관찰한 다음, 해당 고장이 발생하는 양상에 따라 원인을 추정하여 보완·개선한다.

반도체의 스트레스 테스트에 가장 많이 사용되는 기법은 가속 테스트인데 이는 해당 반도체가 전체 동

작 기간 동안 받을 스트레스와 동일한 효과를 내도록 단기간에 스트레스를 집중적으로 준 후, 정상 동작하는지 확인하는 것이다. 이때 단순히 스트레스 총량을 합하는 것이 아니라 [그림 4]와 같이 해당 반도체를 실제로 사용할 때와 동일한 고장률을 보이도록 가속 테스트에서 가하는 스트레스의 양을 정교하게 계산하여야 한다[3].

일반적으로 고장률은 다음 3가지 요소의 합으로 결정되며 [그림 5]와 같이 마치 욕조 모양의 곡선으로 나타나며 이를 욕조 곡선(Bathtub curve)이라 부른다[4]. 이 3가지 요소는 발생 원인과 양상이 확연히 구분되며, 가속 테스트를 개발할 때에는 이 3가지 요소를 모두 테스트하고 그 고장 원인을 파악할 수 있도록 세심하게 개발해야 한다.

- (1) 초기 고장(Early failures): 설계상, 공정상의 문제점으로 발생하며 초기에 집중된다.
- (2) 임의 고장(Random failure): 우발적 요인으로 발생하며 동일한 발생 확률을 가진다.
- (3) 노후 고장(Wear-out failure): 오랜 사용으로 노후화되어 발생하며 후기에 집중된다.

무고장시간(TTF, Time-To-Failure)은 고장이 발생할 때까지 걸리는 시간을 말하며, 가속비 (AF, Acceleration Factor)는 가속 테스트의 TTF와 정상 사용시 TTF 사이의 비율이다. AF는 가속 테스트를

통해 단축할 수 있는 테스트 시간의 비율을 의미하는 데, 예를 들어 정상 사용시 TTF가 10,000 시간이고 AF가 200이라면 가속 테스트에서는 적어도 50 시간의 테스트를 진행해야 한다는 것을 의미한다.

가속 테스트를 개발할 때에는 ① 정상적인 사용과 가속 테스트 시의 스트레스를 결정하고, ② 스트레스의 크기로부터 AF를 계산해서, ③ 정상적인 사용에서 보장해야 할 TTF를 결정한 다음, ④ TTF와 AF로부터 가속 테스트의 진행 시간을 결정한다.

AF는 수학적, 물리적인 모델로부터 결정되는데, 이 모델에는 온도, 습도 등과 같은 테스트 외에도 각각의 고장 메커니즘을 모델링하여 실험적으로 결정한 활성화 에너지(E_a , activation energy)라는 파라미터가 들어간다. 몇 가지 대표적인 고장 메커니즘의 AF 계산식은 <표 1>과 같다.

3. AEC-Q100

반도체의 신뢰성을 인증하기 위한 규격으로는 미국 국방부의 MIL-STD-750[5], JEDEC(Joint Electron Device Engineering Council)의 각종 규격[6], AEC(Automotive Electronics Council)의 AEC-Q100 등이 있다. 가장 넓은 범위를 다루고 있는 것은 메모리를 포함한 반도체 전반의 각종 규격을 담당하는 JEDEC의 규격이지만 워낙 방대하기 때문에 본고에서는 반도체의 신뢰성이 절대적인 위치를 차지하는 자동차 반도체 분야의 신뢰성 인증 규격인 AEC-Q100에 대해서 소개한다.


AEC가 제정한 신뢰성 규격으로는 AEC-Q100[7], AEC-Q101[8], AEC-Q102[9], AEC-Q104[10], AEC-Q200[11] 등이 있는데, 각각 반도체, 개별 소자, 광전자부품, MCM(Multi-Chip-Module), 수동소자를 다룬다.

<표 1> 다양한 고장 메커니즘에 대한 AF 계산식

1. 온도에 의한 고장 메커니즘	
$AF = e^{\frac{E_a}{k} \left(\frac{1}{T_{use}} - \frac{1}{T_{acc}} \right)}$	
2. 온도-습도에 의한 고장 메커니즘	
$AF = \left(\frac{RH_{use}}{RH_{acc}} \right)^{-N} \times e^{\frac{E_a}{k} \left(\frac{1}{T_{use}} - \frac{1}{T_{acc}} \right)}$	
3. 온도-전압에 의한 고장 메커니즘	
$AF = \left(\frac{V_{use}}{V_{acc}} \right)^{-N} \times e^{\frac{E_a}{k} \left(\frac{1}{T_{use}} - \frac{1}{T_{acc}} \right)}$	
4. 전자 이주에 의한 고장 메커니즘	
$AF = \left(\frac{J_{use}}{J_{acc}} \right)^{-N} \times e^{\frac{E_a}{k} \left(\frac{1}{T_{use}} - \frac{1}{T_{acc}} \right)}$	
5. 온도 순환 변화에 의한 고장 메커니즘	
$AF = \left(\frac{\Delta T_{use}}{\Delta T_{acc}} \right)^{-N}$	

- T_{use} : 실제 사용 시의 온도(K)
- T_{acc} : 가속 테스트 시의 온도(K)
- ΔT_{use} : 실제 사용 시의 온도 순환 범위(K)
- ΔT_{acc} : 가속 테스트 시의 온도(K)
- RH_{use} : 실제 사용 시의 상대 습도(%)
- RH_{acc} : 가속 테스트 시의 상대 습도(%)
- V_{use} : 실제 사용 시의 전압(V)
- V_{acc} : 가속 테스트 시의 전압(V)
- J_{use} : 실제 사용 시의 전류 밀도(A/cm²)
- J_{acc} : 가속 테스트 시의 전류 밀도(A/cm²)
- E_a : 활성화 에너지(eV)
- k : 볼츠만 상수(=8.62×10⁻⁵ eV/K)
- N : 경험에 의한 상수

※ 출처: 참고문헌[4]로부터 수정



[그림 6] AEC-Q100의 테스트 흐름도[6]

AEC-Q100은 반도체에서 나타날 수 있는 주요 고장 메커니즘을 고려하여 개발한 가속 테스트이므로 해당 반도체의 신뢰성을 인증할 뿐만 아니라 가속 테스트의 결과로부터 설계상, 제조상의 문제점을 쉽게 찾아낼 수 있다. AEC-Q100은 사용할 수 있는 온도에 따라 그레이드(grade) 0에서 그레이드 3까지 4가지 등급을 규정하고 있으며 각각 $-40\sim 150^{\circ}\text{C}$, $-40\sim 125^{\circ}\text{C}$, $-40\sim 105^{\circ}\text{C}$, $-40\sim 85^{\circ}\text{C}$ 의 온도 범위를 가진다.

AEC-Q100은 [그림 6]과 같이 A부터 G까지 7개의 테스트 그룹으로 구성되며 각각 환경 시험(Accelerated environment stress tests), 수명 시험(Accelerated lifetime simulation tests), 패키지 공정 적합성 시험(Package assembly integrity tests), 팹 공정 신뢰성 시험(Die fabrication reliability tests), 전기적 특성 시험(Electrical verification tests), 결함

검출 시험(Defect screening tests), 기계적 특성 시험(Cavity package integrity tests)으로 불린다. 각각의 테스트 그룹 내에 존재하는 단위 테스트는 JEDEC의 관련 규격을 준용하는 경우도 있고 AEC의 자체 규격 문서가 존재하는 경우도 있다.

이들 테스트는 대부분 온도, 습도 등의 변화 범위, 반복 범위 등을 규정하고, 그대로 반도체에 스트레스를 가한 후 정상적으로 동작하는지 확인하거나 외관상의 변화가 없는지 관찰한다. 테스트마다 각각 중점적으로 확인할 고장 메커니즘이 결정되어 있으며, 특정 테스트를 통과하지 못할 경우에는 테스트의 결과로부터 설계·제조상 특정 부분을 재검토하여 고장의 원인을 찾아낼 수 있다. 각각의 단위 테스트는 스트레스의 종류, 변화 범위, 반복 범위, 관찰 대상 등에 약간의 차이를 보이지만 대체로 형태는 유사하다.

본고에서는 AEC-Q100의 이해를 돕기 위해 몇 가지 전형적인 단위 테스트를 소개한다.

① 프리컨디셔닝(PC, Preconditioning): 반도체의 신뢰성을 테스트하는 작업은 아니고, 신뢰성 테스트 전에 반도체가 부착된 테스트용 인쇄 기판에 스트레스를 가하여 부품이 정상적으로 장착되어 있는지 확인하는 작업이다. 패키징된 반도체 단품만으로 전압, 전류, 신호 등을 가하거나 측정할 수는 없으므로 해당 반도체를 테스트용 인쇄 기판에 부착해야 하는데, 테스트용 인쇄 기판 자체에 결함이 있을 수도 있고 반도체 칩이 단단하게 부착되지 않아서 다른 테스트 과정에서 납땜 부분이 떨어지는 경우도 종종 발생한다. 프리컨디셔닝은 나중에 다른 시험에서 결함이 발견되었을 때, 해당 결함이 테스트용 인쇄 기판의 문제가 아니라 반도체 자체의 문제임을 보장하기 위해 반드시 필요하다.

② 온도-습도-바이어스 테스트(THB, Temperature-Humidity-Bias), 가속 스트레스 테스트(HAST, Highly Accelerated Stress Test): 동작 상태에서 고온 다습을 견딜 수 있는지 테스트하는 작업이며 내부 금속 부식을 가속하는 목적이 있다. 반도체에 최대 공급 전압을 가하고 THB는 85°C/85%RH에서 1,000시간, HAST는 110°C/85%RH에서 264시간 또는 130°C/85%RH에서 96시간 경과 후 정상 동작을 수행하는지 측정한다.

③ 오토클레이브(AC, AutoClave), 무바이어스 가속 스트레스 테스트(UHST, Unbiased HaST): 보관 상태에서 고온 다습을 견딜 수 있는지 테스트하는 작업이며 내부 금속 부식을 가속하는 목적이 있다. 공급 전압은 가하지 않으며 AC는 121°C/100%RH/2ATM에서 96시간, UHST는 110°C/85%RH에서 264시간 또는 130°C/85%RH에서 96시간 경과 후 정상 동작을 수행하는지 측정한다.

④ 초기 고장률 테스트 (ELFR, Early Life Failure

Rate): 어셈블리 공정, 초기 사용 시점 등에 유입된 결함을 테스트하는 작업이며, 이런 결함의 대부분은 효과적인 스크리닝 작업으로 제거가 가능하다. 이 테스트는 반도체에 최대 동작 전압을 가하고 그레이드별 최대 동작 온도에서 48시간 경과 후 정상 동작을 수행하는지 측정한다.

⑤ 고온 수명 테스트 (HTOL, High Temperature Operating Life): 제품이 고온 사용 조건에서 어느 정도의 수명을 갖는지, 즉 Wear-Out Failure에 초점을 둔 테스트로 충분히 긴 시간을 두고 진행한다. 이 테스트는 반도체에 최대 동작 전압을 가하고 그레이드별 최대 동작 온도에서 1,000시간 경과 후 정상 동작을 수행하는지 측정한다.

4. 맺음말

반도체의 신뢰성 기술은 해당 반도체가 사용되는 기기의 동작 안정성을 보장하기 위해 매우 중요하다. AEC-Q100을 비롯한 각종 반도체 신뢰성 인증은 온도, 습도, 전압 등을 변경해가면서 가속 테스트를 수행하여 반도체의 설계 및 제작 단계에서 발생할 수 있는 다양한 문제점을 찾아내어 준다.

가속 테스트와 관련된 여러 어려움 중 가장 큰 것은 반도체 설계자 또는 공정 제작자가 가속 테스트에서 나온 측정 결과를 제대로 해석하지 못하여 정확히 어느 부분의 설계 및 제작 단계를 개선해야 하는지 잘 알지 못한다는 점이다. 이에 따라 신뢰성 인증을 통과하지 못하면 그냥 개선을 포기하고 새로 설계·제작하는 경우가 많다. 이러한 의미에서 신뢰성 기술의 확산은 반도체 설계 및 제작자에게 필수적이며 좀 더 많은 설계·제작자가 신뢰성 기술에 관심을 가져야 할 것으로 생각된다. TTA

참고문헌

- [1] A. MacDiarmid, 'Thermal Cycling Failures - Part One of Two', RIAC Journal, pp. 2-7, vol. 19, no. 1, Jan. 2011.
- [2] J. Fauty, S. Strouse, J. Yoder, C. Acuna, and P. Evard, 'Al-Cu Metal Bond Pad Corrosion During Wafer Saw', The International Journal of Microcircuits and Electronic Packaging, vol. 24, no. 1, pp. 19-29, Mar. 2001.
- [3] <https://www.rmqs.org/using-accelerated-life-testing-to-assess-warranty-risk>
- [4] D. Kececioglu, Reliability and Life Testing Handbook, EPrentice-Hall, 1993.
- [5] https://www.navsea.navy.mil/Portals/103/Documents/NSWC_Crane/SD-18/Test%20Methods/MILSTD750.pdf
- [6] <https://www.jedec.org/standards-documents>
- [7] AEC-Q100 Rev-H, 'Failure Mechanism Based Stress Test Qualification For Integrated Circuits', 2014.
- [8] AEC-Q101 Rev-D1, 'Failure Mechanism Based Stress Test Qualification For Discrete Semiconductors', 2013.
- [9] AEC-Q102, 'Failure Mechanism Based Stress Test Qualification for Discrete Optoelectronic Semiconductors in Automotive Applications', 2017.
- [10] AEC-Q104, 'Failure Mechanism Based Stress Test Qualification For Multichip Modules (MCM) In Automotive Applications', 2017.
- [11] AEC-Q200 Rev-D, 'Stress Test Qualification For Passive Components', 2010.